新一代个人电脑中的节能时钟技术

——新一代AMD处理器中的谐振时钟能量回收技术

      滴答：Cyclos 半导体公司在ARM处理器上测试了他们的时钟能量回收技术。

回收处理器时钟能量这项一直研究的策略现在开始走向商用。这项被称作“谐振时钟”的技术现在被集成进Advanced Micro Devices公司的新一代AMD A10-4600M处理器。这款代号为“Trinity”的芯片于5月份发布，现在正开始用于台式和笔记本电脑。

受到单摆的启示，这项技术将原本芯片中消耗在时钟网络上的能量周期性地在电感中储存和释放。根据拥有这项技术的AMD公司和Cyclos半导体公司的说法，这项技术可将芯片时钟系统的功耗降低24%。最终在不增加功耗的情况下将现有4GHz的芯片时钟提高100MHz。

在高性能芯片中，时钟功耗往往占总功耗的30%。然而试图降低时钟功耗是很困难的。首先是因为芯片的正常工作需要稳定的时钟；其次，时钟信号又必须广泛分布到芯片的各个位置（上万甚至数十万个位置）。

传统上芯片公司将时钟信号分布为树形。即时钟电路由许多细小的分支和网络组成。但对于主频超过2GHz的芯片，树形分布会带来问题。这是因为诸如导线长度、三极管和电源特性的微小差异将显著地影响芯片上时钟信号到达不同点的时间。为避免由此带来的时序冲突，芯片往往工作在其能达到的最大速度以下。

这个问题可通过在芯片中增加网状分布的导线（往往称作时钟网络）来解决。 该方法把树形拓扑的末端短接起来，从而将时序的误差降到最低。但这种方法是以功耗为代价的。本质上时钟网络是许多大电容，对其充放电需要消耗更多的电荷，从而增加了网络上的功耗。

大约10年前，研究者开始关注一种看起来比较直接的解决思路：在网络中增加一些电感。这样就在电压源间形成LC谐振支路，从而使能量在电感和电容之间循环（而不是消耗掉）。采用这种“谐振时钟”技术的芯片可用体积更小，功耗更低的电路来驱动其时钟网络。这样只需将谐振电路初始化然后每个周期注入一点能量来平衡损耗，就像推秋千一样。

Cyclos这家位于加州伯克利(Berkeley)和密歇根州安阿伯(Ann Arbor)的初创型公司，自2009年以来就一直工作在“隐身模式”。2009年这家公司公布了一项原理性验证测试，该测试证明通过在芯片外添加一个电感，即可在一个200MHz的ARM单片机上回收85%的时钟网络的能量。

然而将这项技术完全移植到高性能处理器还存在一些挑战。Cyclos的创始人之一，密歇根大学电气和计算机技术专业的教授Marios C. Papaefthymiou说，挑战在于将电感的螺旋线集成在芯片周围用于传输数据和功率的互连层，因为那里已经过度紧凑了。

“电源网络的设计方式使得那里布满了导线” Papaefthymiou说，“所以电感距电源和地线都很近。而距这些线越近，受到的干扰就越大。”通过让电感不那么理想，研发团队找到了一种尽可能减小干扰的方法，在绕制电感时，通过芯片最上面的两个金属层，使电感不仅形成螺旋线还上下走线。该研发团队为AMD公司基于Piledriver微架构（Trinity的核心架构）的CPU提供的设计中，使用了92个这种100微米宽的电感，分布于整个双核处理器模块。今年初，这个设计的基本原理在IEEE的国际集成电路会议上宣讲。

尽管AMD使时钟功耗降低了四分之一，节能的潜力还要大得多。加州大学Santa Cruz分校计算机学院副教授Matthew Guthaus说。他的团队证实通过优化电感的大小和位置，可以将时钟功耗降低90%。

降低的功耗大部分来自减少电感和时钟网络末端的触发器之间的走线长度。Guthaus的团队在六月份旧金山召开的设计自动化会议上公布了这个设计方法。

尽管有这项潜力，谐振时钟技术的前景仍不明朗。并不是所有的芯片都使用时钟网络，同时电感也会占据不少的空间。而且，虽然谐振时钟并不一定要工作在LC支路的谐振频率，但远离谐振频率点工作会导致其储能效率的下降。这样就降低了一项已证实的节省技术的效果：将芯片暂时降频使用。“远离谐振频率工作不会节能，在某些频率下电路甚至无法工作，”位于纽约州 Yorktown Heights 的IMB研发中心成员Phillip Restle说。Cyclos公司在AMD的芯片中加入了一个投切谐振时钟的开关。但做为最早的一批谐振时钟处理器的研究者，Restle说，切换并不是一个完美的解决方案因为这样增加了处理器的功耗。

Restle说谐振时钟的发展还没有结束。“我认为现在是谐振时钟技术的早期，”他说，“还有更多的兔子等着我们从帽子里变出来。”

（转自译言网）